# (19 日本国特許庁 (JP)

(1)特許出願公開

# ⑩公開特許公報(A)

昭57—124469

<b>1</b> Int. Cl	. 3	識別記号	庁内整理番号	砂公開 昭和57	7年(1982)8月3日
H 01 L	2 <del>9/</del> 06 29/72		7514—5 F 7514—5 F	発明の数 1	
	29/74	•	6749—5 F	審査請求 未	請求
	29/76		7377—5 F		•••
	29/80 29/86		7925—5F 6749—5F		(全 18 頁)

## 砂高電圧半導体装置

ードヴエイル・クラレンス・ウ オーク31

②特 願 昭56-197805

②出 顧 昭56(1981)12月10日

①出 願 人 エヌ・ペー・フイリップス・フ ルーイランペンフアブリケン

優先権主張 ②1980年12月10日③イギリス

オランダ国アインドーフエン

(GB) 10 80 39 499

t 神 k 4理十 杉村勝秀

ディビッド・ジエームス・コエ

秀

外1名

英国サーリー・レツドヒル・ミ

#### aa #1 #1

/ 祭明の名称 高電圧半導体整置

# 2.特許請求の範囲

半導体本体と、少なくとも装置が高電圧動 作モードの時をの半導体本体の一部を貫ぬい て空乏層を形成する手段とを具える高電圧半 導体袋電において、上記半導体本体部が務! の導電形の第/の價域を複数個異え、その間 に反対の第2の導電形の第2の領域がはさみ 込まれ、これらの第/と第2の領域の全数が 少なくとも4個であり、少なくとも上配第1 の領域が少なくとも一つの装置の動作モード の時前配本体部を貫ねいて延在する電気的に 並列な電流路を提供し、韓配高電圧動作モー ドでは前記第1と第2の領域が自由キャリヤ **を持たない空乏状態になつて正と負の空間電** 荷領娘が交互に並ぶ形となり、これにより空 乏層が半導体本体部内に拡がることにより自 由キャリヤが排除された時この半導体本体部 にかかる高電圧を担い、前配筒/と祭习の領

- 2 前記簿/と第2の領域を半導体本体の主表面にほぼ平行に延在する交互積層層の形態と したことを特徴とする特許請求の範囲等/項 記載の高電圧半導体接置。
- 5. 前紀主表面から切つた構内に前記等/の領域同士を電気的に接続する手段と、前記第2の領域同士を電気的に接続する手段とを設け、構の循鍵で夫々の領域同士をコンタクトさせることを特徴とする特許請求の範囲解よ項記載の高電圧半導体接置。
- 4 前記機の新図を▼字形とでたことを特徴と

する特許請求の範囲第3項記載の高電圧半導体装置。

- 5 前配半導体本体の第3の領域であつて、第 / の導電形であり、前配接合形成手段から隔 つた区域で前配等 / の領域に接する領域に り前配等 / の領域同士を電気的に互に接続し たことを特徴とする特許請求の範囲前配各項 のいずれかに配験の高電圧半導体接近。
- 6 前配交互機層領域の一端に設けられ、前記 第1の領域との間にショントヤー接合を形成 する金属ペース層により前配空乏層を形成し たことを特徴とする特許請求の範囲等1項ないし第3項のいずれかに配載の高電圧半導体 排費。
- 7. 前記半導体の別の領域であつて、第2の導電形で前記第1。の領域の各々の一端との間に pn 接合を形成する領域により前記空乏層を 形成したことを特徴とする特許請求の範囲第 / 項ないし等3項のいずれかに記載の高電圧 半導体接置。

ランジスタを設け、前記交互機層領域を上記電界効果トランジスタのソースとドレインとの間に存在させ、前記第 / の領域がこの電界効果トランジスタのチャネル領域を提供し、前記第 2 の領域が電界効果トランジスタのケートに接続され、このケートの拡張部として動ちくことを特徴とする特許請求の範囲第 / 項ないし等 6 項のいずれかに記載の高電圧半端体験信。

- 12 前記ゲートが消よの避難形の別の領域となり、前記第 / の領域の各々の一雄と pn 接合を形成することを特徴とする特許請求の範囲等 // 項記載の高電圧半導体接置。
- 13 前記半導体接電に触線ゲート形電界効果トランジスタを設け、そのソースを第2の導電形の別の領域により前記交互接層領域から分離し、少なくとも!値のゲートを上記別の領域から絶縁し、この別の領域内に導電性チャネルを容量的に発生させ、前記第!の導電形のキャリヤを電界効果トランジスタのソース

- 8 一つの動作モードでは電流が少数キャリキとして少なくとも前配剃/の領域を使つて前配半導体本体部を貫ぬいて電流深流れ、接電の動作モードがもう一つのモードに切り替えられた時上配少数キャリヤが交互獲層領域間の PD 接合を離えて排除されることを特徴とする特許環の範囲前記各項のいずれかに記載の高電圧半導体接置。
- 9. 前配半導体装置にパイポークトランジスタを設け、前配交互機層領域がこのパイポーラトランジスタのペースとコレクタの関接部を提供することを特徴とする特許額求の範囲的配各項のいずれかに配載の高電圧半導体装置。
- 10 前配半導体接置に電力用整流ダイオードを 設け、前配交互模層領域がこの整流ダイオー ドのアノードとカソードの間の中間領域を形成することを特徴とする特許請求の適関第 / 項ないし等す項のいずれかに配数の高電圧半 導体装置。
- 11. 前記半導体額置に接合ゲート形電界効果ト

とドレインとの間に流し、前記交互積層領域を上記の別の領域とトランジスタのドレインとの間に設け、前記等 / の領域を更に上記ドレインの拡張部として役立てることを特徴とする特許請求の範囲等 / 項ないし第 2 項のいずれかに記載の高電圧半導体額景。

4 関係を表現のでは、1、のののののののののののでは、1、のののでは、1、のののでは、1、のののでは、1、のののでは、1、のののでは、1、のののでは、1、のののでは、1、のののでは、1、ののののののののでは、1、ののでは、1、ののでは

圧半導体装置。

- 15. 前紀半導体本体を半導体層を複数個重要した形類として前記交互接層領域を構成し、この最下層の層を絶撃基板の上に取り付けることを特徴とする特許請求の範囲第44項ないし第14項記載のいずれかに記載の高電圧半導体機関。
- 16. 前配半事体額量に導電形が相補的なよ個の 回路要素を設け、これらの回路要素を設け、これらの回路要素を設け、これらの回路要素を記して 環体本体部を模切つて遊並列に接続しての回路 要素の電気的に並列な電池路を提供して 多の間に相補的な回路要素の電気的に並列な 電池路を装し込んだことを特徴とする特許 求の高電圧半導体装置。

酶接する本体部との間に pn 接合を形成する本体の一個域とすることができる。而して酶 接する本体内に空乏層が拡がるのを制御することにより逆パイアスがかかつている pn 接合の降服電 正を制御して例えば /00 ♥を貼え、しばしばもつとずつと高い高電圧を取り扱えるパワー半導体 接煙を形成できることが知られている。

#### . よ発明の静御な説明

本発明は専らという訳ではないが、殊に / 個 又は複数個の電界効果形パワートランジスタ並び に整流器及びパイポーラトランジスタのような他 のタイプのパワー半導体装置又はそのいずれか一 方を具える高電圧半導体装置に関するものである。

空乏層で電圧降下することが多い。従つて降服電圧を所譲通り高くするためには本体部の抵抗率(従つてドーピング譲度の逆数)を所譲する電圧にほぼ比例して高くとり、本体部の長さを所譲する電圧にほぼ比例して長くして空乏層が悪く拡がるのに備える必要があることが一般に知られている。

殊に電界効果トランジスタ及びショットキーダイォードのような多数キャリヤ装置ではON 状態で単純体装置を流れるの態流が高と機切る機関の虚が所譲のを増すとにの変が所譲ので大きくなる。しかの単端体装置の電流の段する。
は所定の段さ(ca)と単位所面積(/ca²)とを有する電流路に沿つての直列抵抗(Q)であることである。

それ故ごのような ON 状態ではキャリヤを流し、 OFF 状態では動作電圧をプロックするように同一 本体部を使う使い方は周知のように半導体装置の 動作電圧により産列抵抗に制限を原する結果にな る。そしてこのため不本意ながらパウー半導体装 質の電圧及び電流取扱能力が限られてくる。

また、PIN 整流器又はパイポーラトランジスタのような少数キャリキ接置のターンオフ速度を高めるためには、既に高抵抗率の本体部内には入る。ため数キャリキを迅速に取り除く必要がある。これを実行するため本体部内に全のような存在をでしたが知られているが、この野りないの状態では本体部の直列抵抗が高くなり、OFF 状態では遊パイアスがかかつている設合を増える機構電流が大きくなつてしまうという欠点がある。

本発明によれば半導体本体と、少なくとも装置が高電圧動作モードの時この半導体本体の一部を 質ぬいて空乏層を形成する手段とを具える高電圧 半導体装置において、上記半導体本体部が第 / の 準電形の第 / の領域を複数個具え、その間に反対

準体接置の設計者に大きな自由を与える。本発明に大きな自由を与える。本発明に大きな自由を与えるが、これに電気的に並列な電流路があるが、これは電気のに立列無抗を著しく小さくする。第1と第2の領域を十分に空乏化した時にの本体部の交互機層され且つほぼパランスしている構造はマクロなスケールで見て実効的に真性材料である。 を互換層され且つほぼパランスしている構造はマクロなスケールで見て実効的に真性材料である。 のように振るまい、このため /00 V を触え、更にもつとずつと高い電圧取扱能力を与える。

の第2の導電形の第2の領域がはさみ込まれ、こ れらの第/と第2の領域の全数が少なくとも4個 であり、少なくとも上記第1の領域が少なくとも 一つの装置の動作モードの時前記本体部を貫ぬい て短在する電気的に並列な電流路を提供し、前配 高電圧動作モードでは前配第!と第2の領域が自 由キャリヤを持ない怨乏状態になつて正と負の空 間電荷領域が交互に並ぶ形となり、これにより空 乏層が半導体本体部内に拡がることにより自由や ヤリヤが排除された時この半導体本体部にかかる 高電圧を担い、前配信 / と第2の領域の各々の厚 さとドーピング譲度とを前記空乏層により自由キ ヤリヤが排除された時前記の交互に積層された質 埃の各々に形成される単位面積当りの空間 電荷が 少なくとも、上配空間電荷により形成される電界 がこれを越えればなだれ降服が前配半導体本体部 で生ずるであろう篠界電界強度よりも低くなる森 度にバランスさせることを特徴とする。

このような本発明に係る半導体装置構造は所望通りの電圧及び電流取扱能力を得る上でパワー半

り自由に選択できる。このようにして各領域の序 さを薄くし、ドービング議度を高めることにより、 本体紀の実効ドービング議度を降服電圧を考慮せ ずに高めることができる。このようにして驚くべ きことに本体部の直列抵抗率が降展電圧にほぼ比 例する電力用半導体装置を設計することができる。 それ故道列抵抗率が降服電圧の二乗に比例する既 知の半導体整體で生するのと同程度に降服電圧が ドーピング適度により制限されないですむ。この ためドーピング濃度を高くして直列抵抗を低くし、 大電流を流せるようにすることができる。この場 合 ON 状態で流れる電流は後述するように半導体 装置のタイプ如何により第1の領域著しくは第2 の銀法又は両方を通つて流れる。少数キャリヤ袋 置の ターンオフに関する限り、交互積層され且つ 電気的に並列な電流路が注入された少数キャリャ を迅速に排除し、改めて再結合中心を入れなくて も高速でメーンオフさせることができる存動な手 段を提供する。

これらの領域で多数キャリヤ による電流を洗せ

ンスが得られるようにする。この交互積層質値の 層構成によれば領域間の電気接続も簡単になる。 これは例えば主表面から局所的 に交互機層層を貫 ぬいて僧娘を延在させることにより実行すること ができる。このような質域は基板の界面とエビタ キシャル層の外側主表面との両方からドーペント を拡散させることにより拡散低級を侵入させて形 成することができる。しかし、この場合全交互被 腊樽体が厚いとこの厚い樽体を貫ぬいて深い領域 を延在させる製造工程が不本意ながら既に設けら れている交互被層層の特性に悪影響を与えること がある。それ故このような柔い質壊は避けるのが 望ましく、そしてこれは本体の主要園から欝を切 ることにより簡単に実現できる。斯くして好達な 実施例では前記第/の領域同士を電気的に遊続す る接続手段と、前記第2の領域同士を電気的に接 統する母親手段とを上記の主要面から切つたよつ の溝内に夫々設け、失々の優集を構の個璧で扱触 させる。これらの輿は新面がU字形でもV字形で もよく、これは異方性エッチングにより正確に飲

第1の領域と記さの領域とは半導体本体の主意 面にはば平行に対する交互被層の形態とするは ができる。交互機関領域のこの時間な方向 に設置が簡単でより、で交互で をおってきる。そしてでするできる。 をおってきる。そしては第1の領域又は第1 の領域の一つとなった。 とができる。といてもよいのではないのではない。 の領域の一つとなったができる。 よい。各層のドービング機度とする空間電荷の 制御し、層同士の間に必要とする空間電荷の

けることができる。好適なのは断固がV字状のVi 溝を用いることである。蓋し、V構にすれば溝の 解糾している個盤上に容易に且つ明確に截々の区 塊を設けることができ且つこれらの傾盤をデポジ ット層により良好に被覆できるからである。

第1の領域同士はメタライゼイションにより互 に電気的に接続することができる。しかし、交互 後層構造の配置と方位とに依存するが一般にに第1 の領域と第2の領域とか短絡することを第2の領域を用い 域との間にpn 接合を形成する第3の領域を用い ることにより簡単には避か記録!の領域を用い 本体の第3の領域により前記第1の領域同士を第 1の30電形とし、前記接合形成手段から離れた区域で前記第1の領域と接するようにする。

空乏層を形成する手段の性質は半導体装置の形と形状とにより変つてくる。一つの形態では、ゲートを形成する導電層を障壁層(例えば、絶像層)により半導体本体から分離し、ゲートに適当にパーイアスをかけて障壁層に電界効果作用を及ぼすこ

# 特開昭57-124469 (6)

とにより空を居を形成する。もう一つの形態では、 とにより空を形成する。もう一つの形態である。 を対するに逆が大きなが、 を対するを形成は、 を対するを形成などののである。 をできるが、 のできる。 のできる。

本発明は多数キャリヤ 数置であれ少数キャリヤ 装置であれ、多くのタイプの半導体装置、例えば電力用整流器、サイリスタ、ペイポーラトランジスタで利用することができる。本発明のような交互種層似域を設ける標準を用いる利点は電圧及び/又は電流取扱能力が向上することである。

このようにして一つの形態では前記半導体装置が電力用整流ダイオード(例えばショットキーダイオード又は PIN ダイオード)を具え、前記交互

成するメタルペース層とすることもできるし、また第2の準電形で前記第 / の価域の各々の一端との間に Pn 接合を形成する別の個域とすることもできる。後述するようにこのような接合ゲート形電界効果トランジスタが ON 状態で動作する時常 / の領域と第2の領域との間の Pn 接合にはむしろ順方向パイアスがかかり、少数キャリヤがほこのような動作モードは上述した少数キャリヤをターンオフ時に交互機層領域とゲートとを介して簡単に非験できる場合に有益である。

本発明に係る結像ゲート形電界効果トランジスタは前配半導体装置に結像ゲート形電界効果トランジスタを設け、そのソースを第2の準電形の別の領域により前配交互獲勝領域から分離し、少の領域により前配を上配別の領域から結構し、今の別の領域内に導電形のキャリヤを電界効果トランジスタのソースとドレインとの間に流し、前記交互維層領域を上配の別の領域とトランジスタ

・機層領域がこの整流ダイオードのアノードとカソード間の中間領域を形成する。もう一つの形態では前記半導体装置がパイポーラトランジスタを具え、前記交互被層領域が前記トランジスタのペースとコレクタの隣接する部分を提供する。 が配交互 独層領域がサイリスタを具え、前記交互 独層領域がサイリスタのペース領域の難接する部分を形成する。

交互獲層構造の複々の部分を接合ゲート形であれ、 他線 ゲート形であれ、電界効果トランジスタの部分に用いると殊に好速である。

のドレインとの間に設け、前配第1の領域を更に 上記ドレインの拡張部として役立てることを特徴 とする。

電界効果トランジスタ及びその他の半導体装置 にとつて、前記半導体本体を半導体層を複数個重 量した形態として前記交互積層領域を構成し、こ の最下層の層を絶縁基板の上に取り付けるように .すると有利である。

サッアイアの勧録性基板の上に単一のP形シリ コン層を設けた電界効果トランジスタが 1979 年 に米国ワシントンで開かれた 1979 インターナシ ロナル・エレクトロン デパイシーズ ミーテイ ング(I. B. D. M.)で発度され、I. E. E. B. から刊行されたアイ・イー・ディー・エム・ダイ ジェスト (1979) の 郵 394 頁 から 第 397 頁に のつ ているエッチ・サクマ,ティー・クリヤマ及びテ イ・スズキによる「ア ハイ ポルテージ オフ セット・ゲート エスオーエス/エムオーエス トランジスタ。( A High Voltage Offset - Gate 808/NOS Transistor )」と置する勘文に配象さ れている。これによればり形層内にコ形ソース側 域 (n<sup>+</sup>) と n 形ドレイン 質娘 (n<sup>+</sup>) とを設け、イオ ン注入によりピンテ抵抗を設ける。ピンテ抵抗は 単一のn形妥面質域であつて種性は反対だがp形 層と同量の単位面職当りの不執物を有するように 作られた領域である。この単一抵抗領域はP形層 とその上面だけで設する。蓋し、この表面製味は

これと対照的に本発明によれば直列抵抗率は動作電圧の設計値が高くなるのに比例して高くなるだけである。

ドレイン領域の電流を流す拡張部を形成し、トランジスタの絶縁ゲートの下に延在し、全長のうちの一部分でこのゲートにより制御される。

n形設面領域とその下に延在する層のP形部と はオフセットゲート ピンチオフ電圧に等しい低 いドレイン電圧以上でこの層を垂直方向に貫ぬい て空乏化するように設計されているから、この既 知のトランジスタは全く高い降服電圧特性を示す。 この特性は層のドーピングレベルによる制約は受 けないが、ゲートが n<sup>+</sup> ドレイン 領域からオフセー ットされる長さ  $\{L_R\}$  に依存する。この長さ $L_R$  は ピンチオフ抵抗のゲートの直下ではない部分の長 さに尊しい。而してこの既知のトランジスタのド レイン降服電圧 (BV<sub>DS</sub>) と ON 抵抗 (R<sub>ON</sub>) とはオフ セットゲート長 Lp にほぼ比例して増大すること が朝明した。しかし、これでは唯一つのビンチ抵 抗領域がチャネルからドレインへの唯一つの電流 路を与えるだけであるから、直列抵抗率はここで も前述した他の既知の半導体装置と同じくほぼ所 望の路服電圧の二乗に比例する。

実施例を挙げて図面につき本発明を静細に説明する。

注意すべきととは第1、2、4~8及び10~10 図は略図であつて、寸法通りではないととである。 図図を簡明ならしめるためこれらの図面のいくつ かの部分の相対的寸法及び比率は誇過され或は、 確少されている。一例で用いられたのと対応又は 類似する他の例の部分は一般に同一符号を付して ある。

・キーコンタクトを設けることにより形成することができる。しかし、第/図では一例として領域 J にり形領域 J を隣接させて Pn 接合 J を形成している。

本発明によれば、假被∃は第1の継載形(例え ばれ形)の多数の領域川を異え、これらの間に反 対の第2の導電形(例えばP形)の第2の領域/2 がはさまつている。少なくとも一つの動作モード の時少なくとも第1の領域川が本体領域3を買ぬ いて上記接合形成手段4の方向に延在する電気的 に並例な電流遺路を提供する。第1の領域川と第 2の2個項目の各々の単さとドーピング機度とは樹 紀空乏層内の自由な電荷担体が排除された時の上 紀交互機層領域//,/2の各々に形成される単位面 植当りの空間電荷が少なくともとの空間電荷ので ンパランスにより形成される電界がそれを増すと 額核リールでアパランシブレータメウンが生する であろう路界電界強度よりも小さい程度でパラン スがとれるようなものとする。第1の領域川と前 3の領域はとは空乏層が領域3内に拡がることに

難接する第1の領域//と第2の領域//との間に 形成される Pn 接合 6 は豊流接合 5 の拡援部として動く。第2の領域// 同士は Pn 接合 5 で接合形成手段を構成する P 形領域// を介して一つに電気

・より自由な電荷担体が欠落した領域はにからる高

電圧を担う役割を資する。

接続される。 第 / の 領域 // 同士は接合形成手段 /\* から贈れている少なくとも 一つの区域で ( 例えば 同一導電形の領域 // を介して ) 互に電気接続する。

·異なる。しかし、典形的な例では隣の戻さは約
/// Дm で相互間の距離は約 /00 Дm である。

第1日にボロのははあり100 V ンのははあり、100 V ンのははあり、100 V ンのははかく100 V ンのははかった。 質ないのははないのでは、100 V がでは、100 V ができる。 質ないのでは、100 V がらいる。 100 V が

空乏層となった領域ル及び2の各々に形成される単位画権当りの空間電荷の並は当鉄領域の厚さとその場尾形を決めるドーペントのドービング機関との種により与えられる。それ故、領域を輝く

してもドービング濃度を高くし、又はその逆を行 なえば同一程度の空間電荷が得られ、それ放交互 権 層構 造の全ての 層 〃 及び ¼ の 厚 さを奪 しくし、 ドーピング農度も与しくする必要はない。唐川と 12の間の空間電荷をパランスさせる必要があるが、 これは各層川及び1のエピタキシャル成員中デポ ジットされる層の厚さとドーピング満度とを注意 乗く側御することにより得られる。これらのパゥ メータはエピタヤシヤル成長及びその后の処理中 例えば±/0%の範囲内に制御することができる。 高電圧動作時に PR 接合よに遊パイテスをかけて ■空乏層となつた交互積層構造川 , 22でデバテン シブレークダウンが生じないようにするため空乏 贈となつた本体部3の各領域=人及び1の空間電荷 による電界と本体部3の全厚さに亘る交互機層構 **逸川。12 の空間電荷の凡ゆるアンパランスの裏種** したものによる電界とのいずれるが半導体内でア パランシ増倍が起こる解界電界強度よりも小さく なければならない。シリコン本体のパルクではこ の臨界電界強度は約3×/0<sup>5</sup> V·cm<sup>-1</sup> であり、これ

は完全に空乏層となる部分のドーペント量が高々 カュ× 10<sup>12</sup> cm<sup>-2</sup> であることに対応する。それ故領 ノ図に示したようなシリコンエピタキシャル構造 では各層 1/ 及び 12のドーパント量を約4 × 10<sup>12</sup> cm<sup>-2</sup> 以下としく 蔥し、各層 1/ ・ 12は両側から空を 層構の 全体に亘つてのドーパント量の環復変動量を約 ュ× 10<sup>12</sup> cm<sup>-2</sup> より小さくする必要がある。代表の 数値を挙げると、これらのエピタキシャル層 1/ 及 び12の厚さは 0・2 μm と 3 μm の間とし、これに対 応するドーピング濃度は夫々約 2 × 10<sup>17</sup> cm<sup>-5</sup> と ュ× 10<sup>17</sup> cm<sup>-5</sup> とする。

これらのドーピング機度は従来技術で批知の名間田半球体接近で見られる単一の高抵抗の真性が 成から成る接合に隣接する本体部内にで乏層がが がつてゆく構造に対して用いられるでという。 をはいるなどのは、本発明に係る交互機層の 及び2は良好な本体部のので変更が通過の 及び2は良好な本体のので変更がある。 とは、その配置が電気のに変列になっていると のの低級抗が着しくない。 のののである。

取扱能力を高くすることができる。また交互機構 潜川及び1の数を増すことにより電気的に並列な 電流通路の数を増すことができる。との結果本発 明交互機層層川及びはを有するパワー半導体装置 の本体部3の直列抵抗は前述した従来技術のパッ 一半導体装置のように所襲の降服電圧の自乗に比 例するのではなく、所望の降胀電圧に比例して高 くなるだけですむ。これを第3回に示すが、この 第3図はVを単位とする降級電圧に対する4・cal を単位とする直列抵抗率を両方とも対数スケール でとつたグラフである。とのグラフは交互借着層 - 川及びはが講社と22の間に延在し、講社で増りと オーミックコンタクトを行ない、得口で層川とは の両方に共通ショットキーコンタクトを行なう基 本形態の半導体袋遣構造につき計算した結果に基 づいている。匪列抵抗率はこれらのよ偏の難のコ ンタクトの間に低いパイアスを印加するものとし て計算してある。各層川及びほのドービング病度 は 4 × /0<sup>12</sup> cm<sup>-2</sup> としておいた。鶏のコンタタトIII の層川及び14内の電流運営の長さは3個の場のコ 'る。また空乏化した n 形層 // 内の正の空間電荷は 型乏化されたP形層は内の食の空間電荷で快まれ ているため、本体部3は高電圧動作時に空乏化さ れた時マクロなスケールで見ると実効的に真性材 料から成るかのように殴る廻うように見え、この ため高電圧を取り扱えるようになる。夫々な形層 川同士及びp形増ね同士を一つに電気接続する領 城川及び14(又は任意の他の接続手段)は空乏化 された本体部3の両側(即ち属電圧を担う部分即 ち交互復層層ル及び2の部分の両側)で電気接続 を行ない、高電圧を担う部分3即ち本体部3内の 交互種増増ル及び2の長手方向が一方の接続手段 /1 又は4 から他方の導電形の層を一つに接続する 他方の癌硬手段ル又は月に向けて低在するように する必要がある。これは第1図の半導体装置構造 では個々の構み及び2の側壁が主要面とから交互 横層構造川、川の原さ方向に延在するようにする ことによつて選成される。。

高電圧を担う空乏化された本体部 J を形成する 交互機層層 // 及び / 以の 長さを増す ことにより電圧

・ショクト間に設計通りの遊動作電圧を印加した時の増川及び12の長さに沿つての最大電界強度が 105 V/cmとなるように遊んだ。全部の増川。12が 占める本体部3の深さ(即ち全積着標型の全厚さ) はこの長さの10分とした。そして全ての交互復増 増川及び12が丁度この深さに入るものとして計算

また過去において既知の半導体接置では降級電圧が夫々 200 V 及び 500 V の時必要な値列抵抗率が普通夫々 3 × 10<sup>-2</sup> y cal 及び 10<sup>-1</sup> y cal より大きいが、第3図に示すように本発明交互復着標底を有する半導体接置では著しく低い。即ち、層1/及び12の厚さが / μm の場合は例えば 200 V の時 3 × 10<sup>-2</sup> y cal であり、500 V の時 2 × 10<sup>-2</sup> y cal

であり、1000 Vの時 4 × 10<sup>-2</sup> A·cilであり、他方
0.2 Um 厚の場合は 200 Vの時 2 × 10<sup>-3</sup> U·cil以下
であり、 500 Vの時 4 × 10<sup>-3</sup> U·cil以下であり、
1000 Vの時約 7 × 10<sup>-3</sup> B·cilである。

直線AとBを比較すれば判かるように準い層パ 及びねを少数殺けるよりも薄い磨り及びねを多数 設ける方が一般には有利である。交互積層層川及 びなの全数は少なくとももとし、普通はもつとす つと多く(例えば『個以上)とし、本発明積層標 造を用いることにより得られる利点を十分に事受 できるようにする。本体部3の所定の深さに対し、 収容できる層川及び12の最大数は各個別層川及び ながとり得る最小単さにより決まる。しかし、各 腊川及び以が余りに薄くなると、設計目標を十分 再現性良く製造することがひずかしくなるおそれ がある。また、層川とはで多数キャリャの電流を 流せるようにするためには各層の原さを薄くしす ぎて零パイアス状態の時でも全体が空乏層化し、 とれにより層内の電流路がピンチャフすることの ないようにする必要がある。

ンであればパッシベーション層がを正に帯電させることができる。 この場合成上層 // 又は // 内の空間電筒が修正され、このような絶縁層の電荷を相殺しようとする。しかし、パッシベーション層がを(例えば酸素をドーブした多結晶シリコンのように) 半絶縁性材料を構成して電気的に中性にしてもよい。

上にエピタキシャル層 // 及び /2 をのせる単結品 基板は例えばサファイアのような絶縁材料 又は例えばシリコンのような半導体材料とすることができる。而して第 // 図の基板 // 2 に第 3 の質域 // 2 との間に pn 接合を形成する手段の形成部と考え得るようにすることができる。 しかし、基板 // 2 に関連電形の半導体材料とし、 領域 // 2 の間に 整流要合を形成する本体部の形成部とすることもできる。

基板 // が交互機層構造 // 。 /2 の最下層に対して 反対の 準電形の 半導体基板である場合は、そのド ーピング速度及び厚さが接合 3 に並 パイテスをか

また本体部 J の上側最面での電界を小さくする ため最も上側の P 形層 12 のドービング 過度 が で する。 このようにして、空乏化された時最も上側の P 形層 12 は食の空間 18 荷を倒えば他の P 形層 12 は食の空間 18 荷を倒えば他の P 形層 20 の 物 半分しか 特たないようにすることができる。 最 上層 12 上に 設けられるパッシャーション層 35 を 電状 歌にすることができる。 例えば二歳化シリコ

・けた時基板 10 の空乏層部に生する空間電荷が交互 接層構造川、12 の空乏化した最下層に生する符号 が反対の空間電荷とほぼ平衡するように選ぶ。こ のようにして基板 10 を第 1 と第 2 の 領域 11 及び 12 の一方としてもよい。

とのような装庫を第2図に示す。 こりでは#2 と電極などが確立と電極などを取り貼んでいる。

この場合電極はほねの外側と本体!の級との間 に(パッシベーション層は又はより厚い、絶縁層上 に)設けるワイヤポンディング又は他の外部無視 のための拡張された区域244を有する。電極21の 拡張された嵌続区域 23a 用のプラットフォームを 与えるために、調みで層構造パ・12のメサ部を収 り囲み、コンタクト領域はもこのメサ部の頂上に 征在させ、電腦型を介してこのメサ部の頂上の得 ひとをコンタクトさせる。第2図の略式平面図で はパッシベーション層おの拡がり及び半導体本体 ノ内の種々の領域の拡がりを図面を簡明ならしめ るため図示していない。 Ⅴ # 21 及び22 を 頂上の外 級に対応する2個の平行な実績と何の底の先端に 対応する中央部の破線とにより示した。また電機 23 及び24 の拡がりを第2回では縁に対心する実績 で示した。

また、本発明に係る構造を有する半導体接近の 暖流取扱能力を大きくするために、何ひとひ、電 極辺とが及び領域ほとほとを相互にてかみ合わせ る。このような相互にかみ合つた構想も第3回に

・つて本体部 3 から迅速に排除される。同様に P 形 階 12 内の電子は n 形層 11 を介して象型に排除される。印加される逆電圧 レベルが(例えば 5 ないし 20 V というレンジの)低い方のピンチェフ値を態えると、 pn 接合 6 に関連する空乏層が交互機 層 11 及び 12 で合体し、 領域 13 と 14 の間の 本体部 3 全体を完全に空乏化する。

また構立にトランジスタのゲートを形成するP 形盤はAと、トランジスタのソース領域を形成す ・示した。

第2図の保意の半導体接置は例えば喰2個の場合の半導体接置は例えば喰2個の場合を用いる。 電力用整流ダイオードに使うことができる。の場合交互後層層がとはがダイオードのアンードの内の中間観味を形成し、実効的にと考ります。 PINダイオードの真正ペース領域に考しいと考ります。 られる。しかし、既知のPINダイオードを終りますると所定の降服電圧に対する値列抵抗率を考するといるとでき、このため本発明整流ダイオードは低度が/又は電流取扱能力を大きくとれる。

このようなpn 接合ダイォードは少数キャリキ接近であつて、ON 状態で流れる電流は第 / の領域パでも第 3 の領域パでも少数キャリャで選ばれる。また交互復層構造にしたため、この半導体接近は本体部 3 内に金をドーブして再結合中心を作らなくても、高速なターンオフが可能である。このようにして逆電圧を印加した時 n 形層 // 内の少数キャリヤ(正孔)が pn 接合 4 を越えて p 形層 // に引き込まれ、これらの電気的に並列な層に沿

・ る n 形 値 域 /4 との 耐 方 を 設 け る 。 第 4 図 に 示 し た ように、とれらの領域ルとルを局所的に交互にV 構の倒進を下り、交互機層度//及び/2の端に至ら しめ、隣接するゲート質域はとソース領域はとの 間の区域を介してソース領域ルを領盤迄延在させ る。質域ルとほは既知のリトグラフィマスク技術 を用いて局所的にイォン注入することにより作る ことができる。としてP形層ははゲートルの拡張 配として働き、ソース値域ルとドレイン領域沿の 間を拍ぶチャネル領域を提供する1形層川をはさ み込む。ゲートルを用いて pn 嵌合ま及び6に遊っ パイプスをかけ、関連空乏層に電界効果作用を生 ぜしめ、これによりソース領域ルとドレイン領域 月の間の電子流を制御し、終りにはパイアス電圧 を領域まを完全に空乏化し、トランジスタをター シォフするに足るだけ高くする。 OFF 状態ではト ランジスタは前述した交互後層構造川,12のため 高アレイン電圧を阻止することができる。

所属とあらばとのようなトランジスタが十分にON 状態で動作する時間パと22の間の Pn 接合 6 に

順方向パイアスをかけ、ゲートからチャキル領域 パに正孔を住入し、導電率変調により直列抵抗率 を下げる。とのような一風変つた動作モードは本 発明電界効果トランジスタでは有利である。蓋し、 ターンオフ時に差し込まれた層 12 とゲートルとを 介して少数キャリヤが容易に排除されるからである。

隣接する博业と22の間で超つた第を図及び第3 図の電界効果トランジスタの平均チャネル及の代 袋的数値は約 /00 μm である。層// 及び /2 の 長さ は降服電圧に影響するだけでなく、トランジスタ の ON 特性にも影響することがある。このように して例えば I<sub>D</sub> - V<sub>DS</sub> 特性(ソース・ドレイン電 圧に対するドレイン電流の変化)が層の長さが増 すほど一層五振管のようになり、層の長さが短か くなる程一層三振管のようになる。

第4回及び第7回は第4回及び第3回のトランジスタ構造の修正例を示したもので、ことでは本

· る。 溝 22 内に 延在する ソース フィンガ ( source finger )を ソース 倒域 23 の溝 22 の 外側

に延在するこの部分により一つに接続し、ソース 額域パとその電極以との間のコンタクト区域を拡 げる。

親少を構立で囲んだ相互かみ合せ電極配便を第 3 図を修正した形で再度採用し、ゲート電優24と ソース電優24とを構立と関連させることができる。 他の修正された形態ではP形蓋板/aを十分高ドー ブにしてゲート電域/4 に対するゲート接続を与え、 ゲート電優を主要面辺ではなく本体/の下面20で 与える。

球に半導体基板 // を十分高ドーブにした場合は の半導体基板 // を で 空 を が の の で さ が 静 設 す る 溝 2 2 に 至 る 段 手 方向 に 沿 砂 砂 で で か ら の 空 間 電 が 相 当 に 変 化 す る こ の か ら と を で か ら の 空 間 電 が が の と で き を か 作 時 に そ れ ら の 空 間 電 が が で き を か で パ ラ ン ス ナ る よ う に 選 よ こ と が で き

発明により n チャネル 絶縁 ゲート形電界効果トラ ンジスメを形成する。このトランジスタはែ合や ート形電界効果トランジスタに必要なn形ドレイ ン関域ほとドレイン電衝を第4図及び第1図に示 したのと同じ職様で携が内に配置する。しかし、 薄刀姫では第6図及び第7図に示すように半導体 領域、電極及び絶縁層の配置が異なつている。巡 ちとしてばり形ソース領域ルをり形領域ルを介し て反対導電形の交互積層層川及びはから分離して いる。そしてこれは何えばリトグラフィマスキン グ技術を用いて局所的にイォン注入するととによ り形成している。交互債層層川及び2は12形ドレ イン製娘はからり形態娘はにかけて砥在し、り形 領域↑の隣接するフィンガ配筒の区域で満立の個 壁に隣接する。またことではパツシベーション層 arではなくより薄い絶縁層おを V 薄立内に延在さ せ、パツシベーション層はの窓でV構の個盤を櫃 つて絶職層おで導電性のゲート層非を完全に領域 /# 並びに層川及び21の強から絶縁する。そして厚 い方の絶縁層なが構な内のソース領域にからヤー

#### ト層みを絶象する。

ゲート層がは課型の個盤でn形ソース領域ルとn形態川の端との間にあるp形態ル内にn形態電性チャネルを容量的に発生させるのに改立つ。n形態川はドレイン領域月の拡張部として動き、(トランジスタの ON 状態では)ソース領域ルから出てきた電子をn形態川に沿つて誘起されたn形チャネルを介してドレイン領域月へ流す。 OFF 状態では前述したように空乏化した交互機順層川及び12が高ドレイン電圧を阻止する。

第7図の断面図は領域はの導電性チャキル区域 に沿つて切つたものである。絶縁層とに設けた窓 を介して主表面がで調ねに沿つで返在するソース 電極とがソース領域はとP形領域はの双方と接触 する。満れでのソース領域の横方向での拡がりを 第7図の断面図で破録で示した。

第4回及び第7回に示した IGFRT はn チャキルエンハンスメント形であるが、再2の個態区域に 瞬接して第4回及び第7回のトランジスタ構造の ソース領域ル間に低ドーブのn 形領地を設けるこ

第10 図は第1 図の構造を高電圧用バイポーラトランジスタに適用したところを示したものである。この場合構が関ではn形板域3と電極3とがバイポーラトランジスタのコレクタとなり、構24 頃ではP形領域4と電極34とがベースとなる。交互機 層層11及び21は実効的に異性領域を形成し、領域4と13の間のベース・コレクタ接合のベースとコ ·とにより容易に n チャキルディブレッション形 IGBBTを作ることができる。

第6因及び第1図に示したロチャネルトランジ スタではロ形層川が本体部はを負わいて電流を選 よが、この同じ半導体設置にDチヤネルトランジ スタ構役を入れて醤焼が層川とねの両方を使つて 誰ばれるようにするとともできる。との時の半導 体装置は構む側では第6図及び第2図に示したよ うな構造を有するが、隣凶側では第8凶に示した ような構造になる。その場合の等価回路図を第9 図に示す。このトランジスタではN形領域はがD 形質域はと同一形状をしており、ハチャネルトラ ンジスタのドレインを形成するだけでなく、相補 トランジスタ構造の ゲート G (2)により、p形チャ キルが誘起される領域も形成する。 n 形領域/1に はΩがソース領域化と同一形状でDチャキルトラ ンジスタ構造のソース領域を形成する別のP形領 域みが存在する。

解以に設ける絶縁層及び電傷構造はレイアウト の点で構以何のそれと対応する。従つてゲート G

第川図は第一図の構造の修正例であつて、高電 E用ショットキーダイオードとして用いられるものを示したものである。 この場合接合形成手段を Pが領域がではなく金属層がを用い、この金属層が とれ形層川とで金属・半導体整流接合を形が形成する。 交互権層がルというと 電磁力 とした がいまから 成力が形成するカンードと 電磁力 のに 実 性 な 域域を形成する。 この半導体接 虚ではショットキー 質域を形成する。 この半導体接 虚ではショットキー 質域を形成する。 この半導体接 虚ではショットキー 形成する。このり形ショットキーコンタクトの区域を制御してその遊電流を減らし、これによりpn 接合 4 からの少数キャリャ効果が生ずるのを抑止するのが望ましい。これは溝辺に沿って間隔を関いて溝辺の間壁に衝を出す付加的な n 形質域がを設けることにより実現では点線で示した。 n 形質域が存在する場所では層 1 が病 2 の個数と数数しないことになる。そして n 形質域が両生の間 取では交互積層 // 及び 2 が個数と違する。

第4図ないし第10図の半導体装置でも同じような満に形成するショットキー接合を使えるのととを理解されたい。このようにして例えば本発明に係る接合ゲート形電界効果トランジスタにショットキーソースとを持たせることができる。

第 4 図ないし第 4 図の電界効果トランジスタでは横 2 の内側にゲート電極を位置させているが、

パ及び 2内の基板 // とソース 領域 // 及び P 形領域 // との間の部分の電界を一層一機にする代替手段 を 振供する。とのような第 3 図のトランジスタの 毎正例を第 2 図に示すが、これは絶縁体基板 9 を 有し、この上に半導体メサとして交互機層層 // 及 び 2 が のつている。

第4回及び第3回並びに第6回及び第7回のトランジスタで半導体基板/0を用いる代りに例えばサファイアのような単結晶絶縁基板の上に交互機層が及び、12を使けると殊に好適である。ことのような単結晶絶縁基板は交互機層構造//及び、12内の電気力線に対する反射機等を提供し、交互維層層

とのような形態の主表面かに対し垂直な領域// 及び/2を有する構造の半導体装置は本発明に係る 種々のタイプの高電圧半導体装置、例えば最か用 整流器、パイポーラトランジスタ並びに接合ゲート形成及び絶縁ゲート形域界効果トランジスタで用 いることができる。第13回は絶縁をサート形成ので、 乗トランジスタに適用したところを形成する。p

### 19開昭57-124469 (15)

形領域ル内に n 形 ツース 領域ルを 較け、 両領域ル 及びルを 主義面 かで ソース 電極 みに コン タクトさせる。 ドレイン 領域 パの 電気的に 並列な 拡張 係を 形成する n 形領域 パの側面と ソース 領域 ルとの 間の 区域では 薄い ゲート 他最 層 お上に 導電 性の ゲート 電極 おを 散ける。 また ドレイン 及び ソース から ゲート 電極 おの 級の 下迄 夫々低 ドーブ n 形 領域 お 及び 34 を 低 在 させる。

第13 図では各 P 形 領域 # を 領域 2 と 整列 させ、 報を 性 性 同一とするが、 領域 # の方を 幅 広 くし、 領域 # 及び 12 を 狭くする か そのいずれか 一方を 行なうとともできる。 このように して 例えば 各 P 形 領域 # を 少なくとも 2 個の P 形 領域 # と 中 間 n 形 領域 # と の 上 に の せる こ と も で きる。

第14 図は第13 図の構造の半導体袋底の(本発明に係る)一能正例を示したものであり、ことでは各 n 形質域 // を切り立つた構がで二部に分けている。これらの n 形質域 // は異方性エッチャントを II いて p 形ェビタキシャル M 内に 補 がを エッチングした後 ドーパントを拡散させて形成することが

つて接続されて逆並列回路となり、交互に簡層されて逆並列回路となりの回路要素の電気的に並列な電流路とを与える。もうでの例は npn トランジスタと pnp トランジスタと pnp トランジスタと pnp トランジスタ と pnp トランジスタ と pnp トランジスタ と がこれ がいまる。 所属とあらばこの 便な サイリスタである。 所属と あらばこの 優 とに対し 別個のゲート 電極を育するようにすることができる。

## 《図面の簡単な説明

・できる。としてもこれらの n 形面地リのドーピン グ癌度と厚さをとれらの3部に分離された領域解 **ル対に生する正の空間電荷が領域な内の食の空間** 電荷とほぼパランスするように選ぶ。博りの個盤 上には絶職層おと抵抗層的の両方を延在させる。 そして抵抗層がをトランジスタのゲート34と基板 ドレインルとに接続して領域ルに生ずる静電界を 拡散させ、トランジスタのチャキル区域とゲート おとに隣接する領域リの縁でのこの電界の強さを 下げる電界解放手段を形成する。との抵抗層がは **高抵抗率の多額品シリコンを用い、高ドナー値度** でチャネル区域上と講りの底との双方に局所的に ドーピングさせることにより作ることができる。 この時チャネル区域上のドービングにより抵抗層 だの一部としてゲートみが形成され、構製の座の ドーピングにより絶縁層おの窓で抵抗層がと基板 10の間の接続が良好になる。

第4図並びに第4図及び第7図は本発明半導体 装置の一例を示すもので相補導電影の3個の回路 要素を具ま、これらの3要素が前配本体部を機切

ヤキル電界効果トーランジスタと第8回のPチャキを電界効果トランジスタの両方を有する半導体のP・導体がある。 での事価回路図、第112回は本発明に本発明に本発明に本発明を図、第112回は本発明に本発明を受けるが、第12回はものののでは、第12回はものののである。 を存する実施例の所聞図、第12回はものののである。 第14回はものの所聞図である。

・/ … 半導体本体、 3 … 空乏化される本体部、 3 … 接合、 // … 第 / の 領域、 /2 … 第 3 の 領域。

特許 出 原人 エヌ・ペー・フイリップス・フルーイランペンラアプリャン

代個人弁理士 杉 村 駒

\* 军持

同 弁理士 杉 村 興















